


TP3 -Conversores

1- Conversores Clásicos

Utilizando el programa de simulación Proteus implementar el siguiente diagrama enbloques:



Verificación del funcionamiento

Una vez armada la placa, comenzaremos el estudio de los conversores únicamente. Ajustar la continua de entrada, la simetría de la salida y luego realizar las siguientes mediciones:

Para la máxima f_{clock} **admisible** por el sistema, ingresar al A/D con una señalrampa de frecuencia f_m a elección y amplitud de 0 a V_{FS} . Midiendo a la salida:

- Determinar la frecuencia de muestreo en forma teórica (hoja de datos) y experimental(medida).
- Evaluar si se necesita un S&H. Justificar. *En caso que se requiera*, incorporarlo externamente especificando las limitaciones que introduce.
- Plantear métodos empíricos para medir el error de cuantización empleando la rampa de frecuencia f_m , u otro que crean conveniente. Elegir el que resulte más significativo respecto al valor teórico esperado.
- Medir a la salida la forma de onda a medida que se van eliminando los bits menos significativos. Extraer conclusiones.
- Empleando tensiones continuas a la entrada, y por medio de mediciones paso a paso, completar la siguiente tabla con 12 valores que cubran toda la escala:

V_i [mV]	V_{adc} [Binario]	V_{ODAC} [mv]

Graficar las curvas de entrada / salida de cada conversor para los valores hallados en la tabla. ¿Qué errores se pueden inferir de lo obtenido?

Comparar los resultados con las hojas de datos. Conclusiones.

2- Conversor Sigma Delta


Simular en Python un conversor ADC sigma delta de primer orden, con un sistema de decimación, mostrando las señales más relevantes.

Realizar simulaciones en las que se evidencie el fenómeno de Noise Shapping


Sacar conclusiones

3-Modulador Delta

Simular en Proteus un modulador delta, reemplazando el integrador por un contador de 8 bits up/down y el cuantizador con un comparador analógico



Esquema básico de modulador Δ



Implementación del integrador y del cuantizador.

¿Cómo se puede recuperar la señal original? La salida del DAC

¿Es necesario utilizar un S&H? ¿Por qué? No. Porque tienes el clock del up/down counter que te mantiene la señal fija al menos entre pulsos de clock, y a menos que aumente mucho esa frecuencia, el periodo de la misma debería ser bastante menor que el del tiempo de setup.


¿Cuántos ciclos de clock son demandados para realizar una conversión? 1

¿Cuál es el parámetro limitante en este tipo de conversores? El tiempo de propagación de la señal desde el DAC hasta el control del tri-state buffer. El clock tiene que esperar mínimamente a que llegue la señal que active el up o down counter. Si no va a hacer cualquier banana.

OPCIONAL: Implementando el contador en una FPGA, utilizando el DAC0800 y el comparador LM311, implementar físicamente el modulador y medir las señales de la misma forma que el punto 1_e

4-Convertor SAR

Simular en Proteus el convertor SAR que se presenta en la siguiente figura.



Convertor SAR

¿Cuántos ciclos de clock necesita un SAR, como mínimo, para completar una conversión? ¿Cuál es la relación entre f_{CLK} y f_s ?

¿Es necesario que el comparador tenga histéresis? ¿Por qué? ¿Qué relación puede tener con la precisión del convertor?

Caracterice el convertor. ¿Cuál es la frecuencia máxima de operación? ¿Qué error presenta? Contraste lo esperado de las hojas de datos y lo obtenido de simulaciones.

OPCIONAL: Implementando la lógica SAR en una FPGA, utilizando el DAC0800 y el comparador LM311, implementar físicamente el convertor y medir las señales de la misma forma que el punto 1_e